摘 要： 為了解決當(dāng)下無(wú)法實(shí)時(shí)地對(duì)芯片內(nèi)高頻數(shù)字信號(hào)抖動(dòng)進(jìn)行精確測(cè)量等問(wèn)題，本文提出了一種可以將高頻數(shù)字方波信號(hào)低頻化的擴(kuò)展器電路結(jié)構(gòu)。該擴(kuò)展器對(duì)高頻數(shù)字信號(hào)的邊沿進(jìn)行采樣和輸出，在完整保留信號(hào)抖動(dòng)的同時(shí)將輸入的高頻數(shù)字信號(hào)實(shí)時(shí)展開(kāi)成周期為預(yù)設(shè)值的低頻方波信號(hào)。晶體管級(jí)的仿真實(shí)驗(yàn)和 MSI(Medium-Scale Integration，中規(guī)模集成電路)板級(jí)驗(yàn)證表明：該方法能擴(kuò)大信號(hào)相鄰邊沿的時(shí)間間隔，同時(shí)保留原信號(hào)的抖動(dòng)特性，可以用來(lái)測(cè)量頻率達(dá)數(shù)吉赫茲的高頻數(shù)字信號(hào)的抖動(dòng)且測(cè)量精度非常高(誤差小于 0.7%)。該擴(kuò)展器結(jié)構(gòu)簡(jiǎn)單，可集成于芯片內(nèi)部用以實(shí)時(shí)且精準(zhǔn)地測(cè)量片內(nèi)高頻數(shù)字信號(hào)的抖動(dòng)。

　　關(guān)鍵詞：數(shù)字電路;抖動(dòng)測(cè)量;波形擴(kuò)展

　　引 言

　　數(shù)字信號(hào)的一個(gè)重要特性是抖動(dòng)[1-3]。抖動(dòng)是信號(hào)到達(dá)時(shí)間的漲落。數(shù)據(jù)信號(hào)與時(shí)鐘信號(hào)的抖動(dòng)均會(huì)嚴(yán)重影響電路性能[4-6]，可能造成時(shí)序違例并導(dǎo)致出錯(cuò)。對(duì)抖動(dòng)進(jìn)行測(cè)量，能評(píng)估電路的穩(wěn)定性，診斷電路出錯(cuò)原因，是數(shù)字電路重要的測(cè)量技術(shù)[7-9]。數(shù)字集成電路的片內(nèi)信號(hào)，通常以數(shù)百兆赫茲甚至吉赫茲的頻率進(jìn)行高低切換。測(cè)量這種高速切換信號(hào)的抖動(dòng)具有較大的挑戰(zhàn)。芯片位于封裝內(nèi)，示波器等測(cè)量設(shè)備的探頭無(wú)法觸及測(cè)試點(diǎn)。探頭的寄生電容常在 pF 量級(jí)，而片內(nèi)電路的驅(qū)動(dòng)能力在 fF量級(jí)，因此即使讓探頭接觸到片內(nèi)信號(hào)，強(qiáng)大的負(fù)載效應(yīng)也會(huì)改變片上信號(hào)的波形。

　　目前國(guó)內(nèi)外的研究人員主要采用間接測(cè)量的方式來(lái)評(píng)估片內(nèi)高頻數(shù)字信號(hào)的抖動(dòng)，例如：基于時(shí)域相位抖動(dòng)和頻域相位噪聲之間的數(shù)學(xué)關(guān)系來(lái)估算抖 動(dòng) 大 小 的 測(cè) 試 方 法 [10-12] ;基于 DSP(Digital Signal Processing，數(shù)字信號(hào)處理)測(cè)量系統(tǒng)的測(cè)試方法[13];以及在測(cè)量超高頻信號(hào)的抖動(dòng)時(shí)最常用的頻域冪律積分法和 ADC(Analog to digitalconverter，模擬數(shù)字轉(zhuǎn)換器)相干采樣法[14]等。

　　這些方法需要復(fù)雜的測(cè)試設(shè)備，無(wú)法集成于芯片內(nèi)部使用，與此同時(shí)這些方法的測(cè)量精度往往較低且大多都不能實(shí)現(xiàn)實(shí)時(shí)測(cè)量。近年來(lái)較為熱門(mén)的片內(nèi)測(cè)量技術(shù)可以在更低的測(cè)量成本下達(dá)到更高的測(cè)量精度[15]。但它們使用非常復(fù)雜的嵌入式電路來(lái)測(cè)量信號(hào)波形，然后經(jīng)過(guò)后續(xù)分析得到抖動(dòng)特性。這種方法的造價(jià)高，操作復(fù)雜，設(shè)計(jì)時(shí)容易出錯(cuò)，抖動(dòng)測(cè)量的結(jié)果也不明確。

　　因此，如果能將片內(nèi)信號(hào)引出到片外，由成熟的示波器等設(shè)備來(lái)測(cè)量[16-17]，那將方便許多。但是將片內(nèi)高速信號(hào)引出，要求芯片的 IO(Input/Output，輸入/輸出)電路的響應(yīng)速度與片內(nèi)內(nèi)核電路相同，而在許多工藝庫(kù)中，“IO”電路的速度比內(nèi)核電路要慢一個(gè)數(shù)量級(jí)，因此無(wú)法直接輸出內(nèi)核的波形。為了解決上述問(wèn)題，有必要探索一種波形擴(kuò)展的方法，將高速切換的信號(hào)轉(zhuǎn)換為低速切換的信號(hào)，使用這種方法可以把內(nèi)核信號(hào)通過(guò)“IO”電路發(fā)送到片外。

　　這種轉(zhuǎn)換必須保留原內(nèi)核信號(hào)的抖動(dòng)特性，這樣才能使用外部設(shè)備把片內(nèi)波形的抖動(dòng)測(cè)量出來(lái)。本文提出一種滿足以上要求的擴(kuò)展器結(jié)構(gòu)。該擴(kuò)展器電路結(jié)構(gòu)簡(jiǎn)單，可集成于芯片內(nèi)部。由晶體管級(jí)仿真實(shí)驗(yàn)和 MSI 板級(jí)驗(yàn)證的結(jié)果可以看出：基于本文所提出擴(kuò)展器結(jié)構(gòu)的抖動(dòng)測(cè)量方法在實(shí)現(xiàn)實(shí)時(shí)測(cè)量抖動(dòng)的同時(shí)，可以達(dá)到比傳統(tǒng)測(cè)量技術(shù)更高的測(cè)量精度。

　　1 波形展開(kāi)電路結(jié)構(gòu)與工作原理

　　1.1 波形展開(kāi)電路結(jié)構(gòu)

　　本文提出一種可集成于芯片內(nèi)部且具有波形展開(kāi)功能的電路結(jié)構(gòu)以用于片內(nèi)高頻數(shù)字信號(hào)的抖動(dòng)測(cè)量等領(lǐng)域。該電路在工作時(shí)，四個(gè)模塊相互配合，在保留高頻輸入信號(hào)抖動(dòng)的同時(shí)將其展開(kāi)成周期為預(yù)設(shè)值的低頻數(shù)字信號(hào)并輸出。

　　該電路由兩個(gè) D 觸發(fā)器，若干個(gè)邏輯門(mén)和四個(gè)延時(shí)單元共同組成。其中，延時(shí)單元可由若干個(gè)寬長(zhǎng)比為特定值的靜態(tài) CMOS 反相器級(jí)聯(lián)構(gòu)成。

　　1.2 波形展開(kāi)電路的工作原理

　　該波形展開(kāi)電路在其每個(gè)工作周期內(nèi)對(duì)輸入的高頻數(shù)字信號(hào)某個(gè)周期的波形進(jìn)行采樣(假設(shè)被采樣的波形周期長(zhǎng)度為 x)。被采樣的單周期高頻信號(hào)會(huì)被展開(kāi)成周期值為 x+y(y 為某預(yù)設(shè)值，其大小由延時(shí)單元 2，延時(shí)單元 3 與延時(shí)單元 4 的延時(shí)長(zhǎng)度共同決定)的低頻方波信號(hào)后輸出。當(dāng)一個(gè)周期的低頻波形輸出結(jié)束時(shí)，電路中的反饋模塊會(huì)對(duì)采樣模塊中的兩個(gè) D 觸發(fā)器清零，使電路自動(dòng)開(kāi)始下一個(gè)工作周期的采樣工作。因此，該電路在啟動(dòng)后會(huì)連續(xù)地進(jìn)行波形展開(kāi)工作，在保留輸入高頻方波信號(hào)抖動(dòng)的同時(shí)，將其放大成周期為預(yù)設(shè)值的低頻方波信號(hào)。

　　2 仿真實(shí)驗(yàn)驗(yàn)證結(jié)果

　　針對(duì)所設(shè)計(jì)波形展開(kāi)電路功能和性能的仿真是在 HSPICE 軟件上使用中芯國(guó)際 130 納米工藝完成的，所得仿真數(shù)據(jù)表明該波形展開(kāi)電路在測(cè)量信號(hào)抖動(dòng)時(shí)精度非常高，且其工作頻率可以達(dá)到吉赫茲的量級(jí)。

　　2.1 驗(yàn)證電路功能的正確性

　　當(dāng)輸入信號(hào)為周期長(zhǎng)度循環(huán)變化(單個(gè)循環(huán)內(nèi)的周期值大小依次為：9ns;10ns;11ns) 的時(shí)鐘信號(hào)時(shí)。

　　2.2 測(cè)評(píng)電路的性能

　　1) 測(cè)評(píng)方法介紹，由 100 個(gè)靜態(tài) COMS 反相器串聯(lián)形成的反相器鏈用來(lái)模擬實(shí)際電路中數(shù)字信號(hào)經(jīng)過(guò)的電路途徑，該反相器鏈的電源端與疊加了干擾信號(hào)的 1.2 伏直流電源(電源端 A)相連接。當(dāng)周期大小恒定的無(wú)抖動(dòng)高頻數(shù)字信號(hào)經(jīng)過(guò)該反相器鏈后從節(jié)點(diǎn) b 輸出時(shí)就會(huì)含有大小隨機(jī)的抖動(dòng)，再經(jīng)過(guò)一個(gè)電源端與 1.2V 直流電源(電源端 B)相接的靜態(tài) CMOS 反相器進(jìn)行幅值恢復(fù)(利用了靜態(tài)CMOS 反相器的再生性)后從節(jié)點(diǎn) c 輸出幅值為 1.2V且含隨機(jī)抖動(dòng)的數(shù)字信號(hào)，該數(shù)字信號(hào)便可以輸入至所設(shè)計(jì)的波形展開(kāi)電路中用來(lái)測(cè)評(píng)所設(shè)計(jì)電路的性能。

　　2) 性能測(cè)評(píng)的仿真結(jié)果在進(jìn)行性能測(cè)評(píng)仿真時(shí)，節(jié)點(diǎn) a 處輸入頻率為100 兆赫茲的理想方波信號(hào)，電源端 A 的 1.2 伏直流電上先后疊加幅值均為 0.6V 但頻率不同的正弦信號(hào)作為干擾信號(hào)。

　　(1)電源端 A 上疊加 80 兆赫茲干擾 當(dāng)電源端 A 上疊加 80 兆赫茲的干擾信號(hào)時(shí)對(duì)所設(shè)計(jì)的波形展開(kāi)電路進(jìn)行性能仿真所得到的關(guān)鍵節(jié)點(diǎn)處的輸出波形。

　　數(shù)字信號(hào)的抖動(dòng)會(huì)對(duì)電路產(chǎn)生巨大的負(fù)面影響[18]，而實(shí)際的應(yīng)用中我們最關(guān)注的是其抖動(dòng)的最大值。尤其是對(duì)信號(hào)的信噪比等參數(shù)有著巨大影響的時(shí)鐘信號(hào)[19]，其抖動(dòng)的最大值直接決定了該時(shí)鐘信號(hào)是否會(huì)導(dǎo)致電路在工作時(shí)出現(xiàn)邏輯錯(cuò)誤。因此在分析性能測(cè)評(píng)結(jié)果的時(shí)候我們主要研究所設(shè)計(jì)的波形展開(kāi)電路輸出抖動(dòng)的最值在多大程度上與輸入高頻信號(hào)抖動(dòng)的最值相吻合，以及采樣多少個(gè)周期后可以將輸入時(shí)鐘的抖動(dòng)最值反映出來(lái)。

　　3 電路板級(jí)硬件原型驗(yàn)證結(jié)果

　　在進(jìn)行硬件原型驗(yàn)證時(shí)，在所設(shè)計(jì)的波形展開(kāi)電路的波形輸入端輸入頻率約為 5 兆赫茲且?guī)в须S機(jī)抖動(dòng)的數(shù)字時(shí)鐘信號(hào)，則在波形輸出端得到頻率約為 0.3 兆赫茲且完整保留有輸入時(shí)鐘信號(hào)抖動(dòng)的低頻方波信號(hào)。在示波器上觀測(cè)到的高頻含抖動(dòng)輸入時(shí)鐘信號(hào)和周期被放大成預(yù)設(shè)值的輸出端低頻方波信號(hào)的波形。

　　輸出低頻信號(hào)高電平長(zhǎng)度與輸入高頻信號(hào)周期值的抖動(dòng)情況一致，二者均以約 10 納秒的間隔在近似相等的幅度范圍內(nèi)抖動(dòng)，抖動(dòng)幅值分別為 0.03 微秒和 0.029 微秒。由此可見(jiàn)，本文所提出的電路結(jié)構(gòu)應(yīng)用在實(shí)際電路中時(shí)可以將高頻的數(shù)字信號(hào)展開(kāi)成周期為預(yù)設(shè)值的低頻方波信號(hào)，并完整保留輸入高頻信號(hào)的抖動(dòng)。

　　電子電路論文：淺析電子電路的故障與維修

　　4 結(jié)論

　　為了解決當(dāng)下抖動(dòng)測(cè)量技術(shù)的設(shè)備復(fù)雜，難以集成到芯片內(nèi)部，無(wú)法實(shí)現(xiàn)實(shí)時(shí)測(cè)量以及測(cè)量精度較低等問(wèn)題。本文提出了一種結(jié)構(gòu)簡(jiǎn)單，能集成于芯片內(nèi)部的波形展開(kāi)電路，其核心功能在于可以在完整保留輸入高頻數(shù)字信號(hào)抖動(dòng)的同時(shí)將高頻數(shù)字信號(hào)實(shí)時(shí)展開(kāi)成周期為預(yù)設(shè)值的低頻方波信號(hào)。

　　由晶體管級(jí)的仿真實(shí)驗(yàn)和 MSI 板級(jí)驗(yàn)證的結(jié)果可以看出，本文所提出的電路結(jié)構(gòu)實(shí)現(xiàn)了預(yù)設(shè)的功能且具有優(yōu)越的性能。該電路結(jié)構(gòu)可以廣泛地應(yīng)用于片內(nèi)高頻數(shù)字時(shí)鐘信號(hào)抖動(dòng)測(cè)量等領(lǐng)域，同時(shí)也可用于解決高頻數(shù)字信號(hào)的實(shí)時(shí)展開(kāi)等難題。但在進(jìn)行晶體管級(jí)仿真的時(shí)候我發(fā)現(xiàn)：當(dāng)輸入信號(hào)的頻率達(dá)到吉赫茲的量級(jí)時(shí)，該電路對(duì)抖動(dòng)的測(cè)量精度會(huì)有小幅度的下降。未來(lái)或許可以通過(guò)調(diào)整電路中各個(gè)延時(shí)單元的延時(shí)長(zhǎng)度等方法進(jìn)一步提高該電路的測(cè)量精度和工作頻率。

　　參考文獻(xiàn)：

　　[1] 汪進(jìn)進(jìn) . 關(guān)于抖動(dòng) [J]. 中 國(guó) 集 成 電 路 ,2015,24(9):55-58.

　　[2]李海濤,李斌康,阮林波,等. 應(yīng)用于高速數(shù)據(jù)采集系 統(tǒng) 的 超 低 抖 動(dòng) 時(shí) 鐘 電 路 [J]. 數(shù) 據(jù) 采 集 與 處理,2020,35(6):1192-1199.

　　[3]龍丹.時(shí)鐘抖動(dòng)度量指標(biāo)和測(cè)試方法概述[J].現(xiàn)代傳輸,2021(2):68-70.

　　[4] 王偉,杜勁松,仝盼盼,等. 時(shí)鐘抖動(dòng)對(duì)雷達(dá)信噪比 和 測(cè) 量 精 度 的 影 響 [J]. 儀 表 技 術(shù) 與 傳 感器,2018(11):146-150.

　　[5]文良華,肖尚輝,王賢武,等.數(shù)字低電平系統(tǒng)時(shí)鐘抖 動(dòng) 分 析 與 測(cè) 試 [J]. 核 電 子 學(xué) 與 探 測(cè) 技術(shù),2013,33(12):1456-1460+1493.

　　[6]李海濤,李斌康,阮林波,等.應(yīng)用于高速數(shù)據(jù)采集系 統(tǒng) 的 超 低 抖 動(dòng) 時(shí) 鐘 電 路 [J]. 數(shù) 據(jù) 采 集 與 處理,2020,35(6):1192-1199.

　　[7] 鐘宇浩. 時(shí)鐘的抖動(dòng)測(cè)量與分析[J]. 電子測(cè)試,2018(10):48-49.[8]Brijesh A Shah.時(shí)域/頻域的抖動(dòng)測(cè)量[J].今日電子,2014(9):51-52.

　　作者：王一雄 粟 濤